翻译这一段verilog代码 每一句都要解释清楚 仔细一点 看不太懂module key_debounce input i_clk input i_rst_n input 91 i_key 按下为0松开为1 output reg 91 o_key_val 键值; ++++++++

这是一个Verilog代码模块，用于实现按键消抖功能。具体解释如下：

1. 定义了输入端口i_clk、i_rst_n和i_key，以及输出端口o_key_val。其中i_key是一个10位的向量，表示按键的状态，按下为0，松开为1；o_key_val也是一个10位的向量，表示键值，按下为1，松开为0。

2. 定义了一个9位的寄存器key_samp1，和一个锁存它的寄存器key_samp1_locked。key_samp1用于采集i_key的值，key_samp1_locked用于锁存key_samp1的值。

3. 用always块描述了key_samp1的更新过程。当i_clk上升沿到来或i_rst_n下降沿到来时，如果i_rst_n为0，即复位信号为低电平，那么key_samp1的值将被初始化为9'h1FF；否则，key_samp1的值将被更新为i_key的值。

4. 用always块描述了key_samp1_locked的更新过程。当i_clk上升沿到来或i_rst_n下降沿到来时，如果i_rst_n为0，即复位信号为低电平，那么key_samp1_locked的值将被初始化为9'h1FF；否则，key_samp1_locked的值将被更新为key_samp1的值。

5. 定义了一个10位的线路key_changed1，用于表示按键状态是否改变。当key_samp1的值由1变为0时，即按键按下时，key_changed1的值将变为1，但只维持一个时钟周期，然后又变为0。

6. 定义了一个20位的寄存器cnt，用于计数。当按键按下时，cnt立即被清零；否则，cnt每个时钟周期加1，直到达到20ms（即0xFFFFF/50M = 20.9715ms）。

7. 定义了一个9位的寄存器key_samp2，和一个锁存它的寄存器key_samp2_locked。key_samp2用于采集i_key的值，但只有当按键不变化（不抖动），且维持20ms以上时才会更新；key_samp2_locked用于锁存key_samp2的值。

8. 定义了一个10位的线路key_changed2，用于表示按键状态是否改变。当key_samp2的值由1变为0时，即按键按下时，key_changed2的值将变为1，但只维持一个时钟周期，然后又变为0。

9. 用always块描述了o_key_val的更新过程。当i_clk上升沿到来或i_rst_n下降沿到来时，如果i_rst_n为0，即复位信号为低电平，那么o_key_val的值将被初始化为9'h1FF；否则，o_key_val的值将被更新为~key_changed2的值，即按下为1，松开为0