Verilog 中 wire [3:0] mem_write_enable 化简表达式 rd_en = !(~(&(!mem_write_enable)))
在 Verilog 中，wire [3:0] mem_write_enable; \nrd_en = !(~(&(!mem_write_enable))) 化简后，是什么内容：化简后的表达式是 rd_en = mem_write_enable.
![Verilog 中 wire [3:0] mem_write_enable 化简表达式 rd_en = !(~(&(!mem_write_enable)))](http://pic.rmb.bdstatic.com/9a22b4821d8adf2e1e97269aeed1d012 "Verilog 中 wire [3:0] mem_write_enable 化简表达式 rd_en = !(~(&(!mem_write_enable)))")
原文地址: https://www.cveoy.top/t/topic/pxyU 著作权归作者所有。请勿转载和采集!