Verilog 逻辑表达式化简：~(~(&(~mem_write_enable)) | (~read_valid))

Verilog 中，logic [3:0] mem_write_enablen; logic read_valid; assign rd_en = ~（(~(&(~mem_write_enable)) | (~read_valid)） 化简后，是什么内容：化简表达式： ~(~(&(~mem_write_enable)) | (~read_valid)) 根据 De Morgan's laws，可以将表达式中的 ~ 运算符移到内部的每个逻辑运算上： = (~(~(&(~mem_write_enable))) & read_valid) 再次应用 De Morgan's laws，可以将表达式中的 ~ 运算符移到内部的每个逻辑运算上： = ((~(&(~mem_write_enable))) | ~read_valid) 因此，化简后的表达式为： ((~(&(~mem_write_enable))) | ~read_valid)