VHDL 实现 4 位二进制码到 BCD 码转换

以下是使用 VHDL 实现 4 位二进制码到 BCD 码转换的代码示例：

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity binary_to_bcd is
    port (
        binary : in std_logic_vector(3 downto 0);
        bcd : out std_logic_vector(7 downto 0)
    );
end binary_to_bcd;

architecture behavioral of binary_to_bcd is
begin
    process(binary)
    begin
        case binary is
            when '0000' =>
                bcd <= '0000';
            when '0001' =>
                bcd <= '0001';
            when '0010' =>
                bcd <= '0010';
            when '0011' =>
                bcd <= '0011';
            when '0100' =>
                bcd <= '0100';
            when '0101' =>
                bcd <= '0101';
            when '0110' =>
                bcd <= '0110';
            when '0111' =>
                bcd <= '0111';
            when '1000' =>
                bcd <= '1000';
            when '1001' =>
                bcd <= '1001';
            when others =>
                bcd <= 'XXXX'; -- Invalid input
        end case;
    end process;
end behavioral;

在这个例子中，输入端口 binary 是一个 4 位的二进制码，输出端口 bcd 是一个 8 位的 BCD 码。通过对输入的二进制码进行不同的判断，将其转换为对应的 BCD 码输出。如果输入的二进制码不符合范围，则输出为无效值 'XXXX'。