Verilog 条件语句：if (Q=&A) Q=1'b0 解释
这个表达式是一个条件语句，其语法为 if (条件) {代码块}。条件 'Q=&A' 是将变量 Q 的值与变量 A 的值进行比较。
'Q=1'b0' 是将变量 Q 的值赋值为 1 位宽的二进制数字 0。
因此，这个条件语句的意思是，如果变量 Q 的值等于变量 A 的值，那么将变量 Q 的值赋值为二进制数字 0。
原文地址: https://www.cveoy.top/t/topic/pjBn 著作权归作者所有。请勿转载和采集!
安全问答是一个知识全球问答,包含丰富的问答知识
这个表达式是一个条件语句，其语法为 if (条件) {代码块}。条件 'Q=&A' 是将变量 Q 的值与变量 A 的值进行比较。
'Q=1'b0' 是将变量 Q 的值赋值为 1 位宽的二进制数字 0。
因此，这个条件语句的意思是，如果变量 Q 的值等于变量 A 的值，那么将变量 Q 的值赋值为二进制数字 0。
原文地址: https://www.cveoy.top/t/topic/pjBn 著作权归作者所有。请勿转载和采集!