Verilog 中 1.5e-4 的十六进制定点数表示
1.5e-4 = 0.00015，可以使用以下十六进制定点数在 Verilog 中表示：
'h0030 // 0.00015 in Q15.16 format
其中，Q15.16 表示 16 位整数和 16 位小数，即定点数的小数点在第 16 位。
原文地址: https://www.cveoy.top/t/topic/oY14 著作权归作者所有。请勿转载和采集!
- 上一篇: 人力资源管理发展趋势：数字化转型、员工体验和多元化团队构建
- 下一篇: 能源危机对全球经济和社会的影响