HDL 逻辑设计：组合逻辑、时序逻辑、状态机及 RTL 图示例

1. 组合逻辑示例： 下面是一个简单的 4 位加法器的组合逻辑电路示意图。

该电路由 4 个全加器 (FA) 和 4 个 2 选 1 多路器 (MUX) 组成。其中，每个全加器接收两个输入位和进位位，输出一个和位和进位位。4 个 2 选 1 多路器用于选择进位位或和位。最终输出为 4 位和数。

2. 时序逻辑示例： 下面是一个简单的 D 触发器的时序逻辑电路示意图。

该电路由一个与门、一个非门和两个电容器组成。电容器 C1 和 C2 用于存储电荷，而与门和非门用于控制电荷的传输。当时钟信号 CLK 为高电平时，与门输出高电平，非门输出低电平，电荷从电容器 C1 流向电容器 C2，D 触发器的输出为高电平；当时钟信号 CLK 为低电平时，与门输出低电平，非门输出高电平，电荷无法从电容器 C1 流向电容器 C2，D 触发器的输出为低电平。

3. 状态机示例： 下面是一个简单的交通灯控制器的状态机电路示意图。

该状态机电路由 3 个状态（主路绿灯、主路红灯、辅路绿灯）和 2 个输入（主路车辆、辅路车辆）组成。当主路有车辆时，状态机从主路绿灯状态转移到主路红灯状态；当辅路有车辆时，状态机从主路红灯状态转移到辅路绿灯状态。状态机根据当前状态和输入条件，确定下一个状态和输出条件。

4. RTL 图示例： 下面是一个简单的 RTL 图示意图。

该 RTL 图描述了一个 4 位加法器的组合逻辑电路。其中，$A_3$、$A_2$、$A_1$、$A_0$ 和 $B_3$、$B_2$、$B_1$、$B_0$ 分别表示两个 4 位二进制数的对应位；$C_{in}$ 表示进位位；$S_3$、$S_2$、$S_1$、$S_0$ 表示和位；$C_{out}$ 表示进位位。RTL 图中使用的符号和字母均为常见的 RTL 符号和字母。