Vivado 2019.2 中实现 PL 到 PS 中断的步骤

以下是在 Vivado 2019.2 中添加 PL 到 PS 中断的步骤：

打开 Vivado，创建一个新的工程，并设置好工程的基本信息和目录。
添加一个 Zynq 处理器到工程中，并根据需要配置处理器的参数。在'Memory' 选项卡中，确保'Enable AXI Interrupt' 选项已被选中。
在'IP Integrator' 视图中，添加一个 AXI Interrupt Controller IP 核。连接该 IP 核的 IRQ 输出到 Zynq 处理器的 IRQ_F2P 端口。
添加要与 PL 逻辑通信的 IP 核。在该 IP 核的'Ports' 选项卡中，添加一个'Interrupt' 端口，并设置合适的中断号。
在'IP Integrator' 视图中，将该 IP 核的'Interrupt' 端口连接到 AXI Interrupt Controller IP 核的'In0' 端口。
在'Address Editor' 视图中，为该 IP 核分配一个合适的地址范围，并确保该地址范围不会与其他 IP 核或设备发生冲突。
生成 Bitstream，并将 Bitstream 下载到目标板子中。
在 Zynq 处理器的软件代码中，使用 Xil_ExceptionRegisterHandler() 函数注册一个中断处理函数，并使用 Xil_ExceptionEnable() 函数使能该中断。
在中断处理函数中，处理 PL 逻辑发送的中断请求。

以上是 Vivado 2019.2 中添加 PL 到 PS 中断的基本步骤。具体实现过程可能会因为不同的 IP 核和板子而有所不同。