Verilog 实现 FWFT FIFO 代码示例

以下是一个 FWFT (First Word Fall Through) FIFO 的 Verilog 代码示例：

module fifo_fwft (
    input clk,
    input reset,
    input [7:0] data_in,
    input write_en,
    input read_en,
    output [7:0] data_out,
    output full,
    output empty
);

// 定义 FIFO 深度
parameter DEPTH = 16;

// 定义寄存器位宽
parameter REG_WIDTH = $clog2(DEPTH);

// 定义数据位宽
parameter DATA_WIDTH = 8;

// 定义状态类型
typedef enum logic [1:0] {
    IDLE,
    WRITE,
    READ
} state_t;

// 定义状态寄存器和计数器
reg [REG_WIDTH-1:0] write_ptr;
reg [REG_WIDTH-1:0] read_ptr;
reg [1:0] count;
reg [1:0] next_count;
reg [1:0] state;

// 定义数据寄存器
reg [DATA_WIDTH-1:0] mem [0:DEPTH-1];

// 初始化状态
initial begin
    state = IDLE;
end

// 状态机
always @(posedge clk) begin
    if (reset) begin
        state <= IDLE;
        write_ptr <= 0;
        read_ptr <= 0;
        count <= 0;
        next_count <= 0;
    end else begin
        case (state)
            IDLE: begin
                if (write_en && !read_en && count < DEPTH) begin
                    state <= WRITE;
                end else if (!write_en && read_en && count > 0) begin
                    state <= READ;
                end
            end
            WRITE: begin
                mem[write_ptr] <= data_in;
                write_ptr <= write_ptr + 1;
                next_count <= count + 1;
                state <= IDLE;
            end
            READ: begin
                data_out <= mem[read_ptr];
                read_ptr <= read_ptr + 1;
                next_count <= count - 1;
                state <= IDLE;
            end
        endcase
    end
end

// 更新计数器
always @(posedge clk) begin
    if (reset) begin
        count <= 0;
    end else begin
        count <= next_count;
    end
end

// 输出 full 和 empty 信号
assign full = (count == DEPTH);
assign empty = (count == 0);

endmodule

在该代码中，我们定义了一个 FWFT FIFO，其深度为 16，数据位宽为 8。该 FIFO 具有读写使能和数据输入输出端口，以及 full 和 empty 信号，用于指示 FIFO 的状态。在该代码中，我们使用状态机来控制 FIFO 的读写操作。当 FIFO 空闲时，如果接收到写入使能信号并且计数器小于深度，则进入 WRITE 状态，将数据写入 FIFO。如果接收到读取使能信号并且计数器大于 0，则进入 READ 状态，从 FIFO 中读取数据。在写入和读取完成后，状态机将返回 IDLE 状态，等待下一次读写操作。

本代码示例展示了如何使用 Verilog 实现一个简单的 FWFT FIFO。你可以根据实际需求修改代码参数，例如深度、数据位宽以及其他功能。