CMOS集成电路的原理与使用规则

本文介绍了 CMOS 集成电路的优点，包括低功耗、高输入阻抗、接近理想的传输特性、电源电压范围广等。同时也提到了 CMOS 电路的使用规则，包括连接电源的方式、输入端不得悬空、输出端不得直接连接电源等。最后，本文还指出了焊接、测试和储存时需要注意的事项。

二、实验原理

CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管组合而成的一种性能优良的集成电路。CMOS 集成电路的主要优点是:

(1) 功耗低，其静态工作电流在 10-9A 数量级，是目前所有数字集成电路:中最低的，而 TTL 器件的功耗则大得多。

(2) 高输入阻抗，通常大于 10102，远高于 TTL 器件的输入阻抗。

(3) 接近理想的传输特性，输出高电平可达电源电压的 99.9% 以上，低电平可达电源电压的 0.1% 以下，因此输出逻辑电平的摆幅很大，噪声容限很高

(4) 电源电压范围广，可在 +3V~ + 18V 范围内正常运行。

(5) 由于有很高的输入阻抗，要求驱动电流很小，约 0. 1μA，输出电流在 + 5V 电源下约为 500μA，远小于 TTL 电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS 电路的扇出系数一般取 10 ~ 20。

CMOS 门电路逻辑功能

尽管 CMOS 与 TTL 电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门 CC4081, 或门 CC4071，与非门 CC4011, 或非门 CC4001 的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。

CMOS 电路的使用规则

由于 CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS 电路的使用规则如下:

(1) Vop 接电源正极，Vss 接电源负极 (通常接地⊥) , 不得接反。CC4000 系列的电源允许电压在 +3~ + 18V 范围内选择，实验中-般要求使用 +5~ +

(2) 所有输入端一律不准悬空

闲置输入端的处理方法: a) 按照逻辑要求，直接接 Vop (与非门) 或 Vss (或非门)。b) 在工作频率不高的电路中，允许输入端并联使用。

(3) 输出端不允许直接与 Voo 或 Vss 连接，否则将导致器件损坏。

(4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。

(5) 焊接、测试和储存时的注意事项:

a、电路应存放在导电的容器内，有良好的静电屏蔽;

b. 焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接;

c、所有的测试仪器必须良好接地。