SystemVerilog 功能覆盖率建模：bins t= (1,2=>3,4) 状态跳转数量
在 SystemVerilog 的功能覆盖率建模中，bins t= (1,2=>3,4) 表示 2 个覆盖点的状态跳转。
该语法定义了两个状态跳转：
- 从状态 1 跳转到状态 3
- 从状态 2 跳转到状态 4
因此，该 bins 语法描述了 2 个覆盖点的状态跳转。
正确答案：B. 2
原文地址: https://www.cveoy.top/t/topic/mMME 著作权归作者所有。请勿转载和采集!