VHDL 代码实现 4x4 移位乘法器

以下是一个简单的 4x4 移位乘法器的 VHDL 代码：

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity multiplier is
    port (
        a : in unsigned(3 downto 0);
        b : in unsigned(3 downto 0);
        p : out unsigned(7 downto 0)
    );
end entity;

architecture rtl of multiplier is
begin
    process(a, b)
        variable temp : unsigned(7 downto 0);
    begin
        temp := (a * b) sll 2; -- shift left by 2 bits
        p <= temp;
    end process;
end architecture;

在这个代码中，我们定义了一个名为 'multiplier' 的实体，它有两个输入端口 'a' 和 'b'，和一个输出端口 'p'。'a' 和 'b' 是 4 位无符号整数，'p' 是 8 位无符号整数。

在架构 'rtl' 中，我们定义了一个过程，它在输入信号 'a' 和 'b' 发生变化时被激活。在这个过程中，我们定义了一个名为 'temp' 的变量，它是一个 8 位无符号整数。我们将 'temp' 赋值为 'a' 和 'b' 的乘积，然后将其左移 2 位。最后，我们将 'temp' 输出到端口 'p' 中。

这个代码实现了一个简单的 4x4 移位乘法器，它将两个 4 位无符号整数相乘，并将结果左移 2 位，得到一个 8 位无符号整数。