VHDL 4x4 移位乘法器代码实现

下面是一个简单的 4x4 移位乘法器的 VHDL 代码：

library ieee;
use ieee.std_logic_1164.all;

entity multiplier is
    port (
        clk      : in  std_logic;
        reset    : in  std_logic;
        a        : in  std_logic_vector(3 downto 0);
        b        : in  std_logic_vector(3 downto 0);
        product  : out std_logic_vector(7 downto 0)
    );
end entity;

architecture rtl of multiplier is
    signal a_shift : std_logic_vector(7 downto 0);
    signal b_shift : std_logic_vector(7 downto 0);
    signal product_reg : std_logic_vector(15 downto 0);
begin
    -- Shift A and B left by 4 bits
    a_shift <= a & '0000';
    b_shift <= b & '0000';
    
    process (clk, reset)
    begin
        if reset = '1' then
            product_reg <= (others => '0');
        elsif rising_edge(clk) then
            -- Multiply shifted A and B
            product_reg <= std_logic_vector(unsigned(a_shift) * unsigned(b_shift));
        end if;
    end process;
    
    -- Output the lower 8 bits of the product
    product <= product_reg(7 downto 0);
end rtl;

这个代码使用两个 8 位的信号来存储移位后的输入，然后使用标准的乘法运算符将它们相乘。最后，它将乘积的低 8 位输出。注意，这个代码没有进行任何溢出检查，所以在实际使用时需要注意。