用异或门、与非门和或门构建全加器逻辑电路

全加器逻辑电路可以由两个半加器和一个或门组成。每个半加器由一个异或门和一个与非门组成。

半加器：

输入：A，B

输出：S，C

S = A ⊕ B

C = A ∧ B

全加器：

输入：A，B，Cin

输出：S，Cout

S1 = A ⊕ B

C1 = A ∧ B

S = S1 ⊕ Cin

Cout = (S1 ∧ Cin) ∨ C1

其中，⊕表示异或运算，∧表示与非运算，∨表示或运算。