用异或门、与非门和或门构建全加器电路

如下图所示：

输入为 A、B、Cin，输出为 S、Cout。

其中，第一个异或门的输入为 A 和 B，输出为 S1；第二个异或门的输入为 S1 和 Cin，输出为 S2；第一个与非门的输入为 A 和 B，输出为 F1；第二个与非门的输入为 S1 和 Cin，输出为 F2；第三个与非门的输入为 F1 和 F2，输出为 Cout；最后一个或门的输入为 S2 和 Cout，输出为 S。