在Verilog中如何统计一个nbit输入信号中1的个数

在Verilog中，可以使用内置函数$countones()来统计一个nbit输入信号中1的个数。以下是统计一个4bit输入信号中1的个数的示例代码：

module count_ones(
    input [3:0] input_signal,
    output reg [2:0] count
);

always @(*) begin
    count = $countones(input_signal);
end

endmodule

在上述代码中，$countones()函数用于统计input_signal中1的个数，并将结果赋值给count变量。count变量的位宽为3位，因为4bit信号的最大可能的1的个数为4，可以用3位二进制数表示。