设计要求：用图形法设计一个模为12和模为60的计数器。画出图形输入文件并编译通过建立波形文件并进行时序仿真看实验结果是否正确。用FPGA开发板观测硬件结果可以再加上译码输出直接接开发板的七段数码管进行观测发挥部分。根据以上内容写一段总结与收获

通过这次实验，我学习了如何使用图形法设计计数器，并且在FPGA开发板上观测硬件结果。我发现图形法设计计数器比较简单，只需要将时钟、复位、计数位等信号连接好即可。同时，通过波形文件进行时序仿真，可以更加直观地观察计数器的工作情况。最后，加上译码输出，可以将计数器的结果直接显示在七段数码管上，方便我们观测和检验。这次实验让我更加深入地了解了FPGA的应用，提高了我对数字电路设计的理解和实践能力。