Verilog实现宽度为32深度为8的输入缓存buff;

下面是一个Verilog代码示例，实现了一个宽度为32位，深度为8的输入缓存buff：

module input_buffer(
    input wire clk,
    input wire rst,
    input wire [31:0] data_in,
    input wire write_en,
    output wire [31:0] data_out
);

    reg [31:0] buffer [0:7];
    reg [2:0] write_ptr;
    reg [2:0] read_ptr;

    always @(posedge clk or posedge rst) begin
        if (rst) begin
            write_ptr <= 0;
            read_ptr <= 0;
        end else begin
            if (write_en) begin
                buffer[write_ptr] <= data_in;
                write_ptr <= write_ptr + 1;
            end
            if (read_ptr == write_ptr)
                data_out <= 0;
            else begin
                data_out <= buffer[read_ptr];
                read_ptr <= read_ptr + 1;
            end
        end
    end

endmodule

在上面的代码中，使用了一个长度为8的数组buffer作为输入缓存。write_ptr和read_ptr分别表示写指针和读指针的位置。当write_en为高电平时，输入数据data_in会被写入缓存，同时写指针递增。当读指针等于写指针时，说明缓存为空，输出数据data_out为零。否则，输出数据data_out为读指针所指向的数据，同时读指针递增。

请注意，上述代码仅为示例，可能需要根据实际需求进行修改和优化