那条指令可以报出来设计最差的时序路径？

在EDA（电子设计自动化）软件中，可以使用以下指令来报告出最差的时序路径：

1. 在设计约束文件中指定最差路径限制，例如设置一个最大延迟约束。

2. 运行时序分析工具，例如PrimeTime，使用以下指令可以报告最差的时序路径：

   report_timing -from <起始路径> -to <目标路径> -delay_type max

其中，"<起始路径>"和"<目标路径>"是需要分析的路径的起始点和终点。使用"max"参数可以报告最大延迟路径。

请注意，具体的指令可能因使用的EDA软件而有所不同，上述指令仅作为示例提供。应根据实际使用的EDA工具和版本来查阅相关的文档和手册。