翻译这一段verilog代码module control input CLOCK_50 板载50MHz时钟 input Q_KEY input guang1 南北方向流量传感器接口 input guang2 东西方向流量传感器接口 input 91 KEY output reg150 dat
模块名称为control,包含以下输入输出端口:
输入端口:
- CLOCK_50: 板载50MHz时钟
- Q_KEY: 按键输入
- guang1: 南北方向流量传感器接口
- guang2: 东西方向流量传感器接口
- KEY: 按键输入,9位 输出端口:
- data: 数码管显示数据,16位
- liul: 流量显示数据,16位
- led: LED灯状态,6位
内部变量:
- nabeiliu: 南北方向车流量计数器,8位
- dongxiliu: 东西方向车流量计数器,8位
- F1, F2: 流量传感器检测引脚的状态,1位
- SCK_fallingedge1, SCK_risingedge1, SCK_fallingedge2, SCK_risingedge2: 时钟上升沿和下降沿检测信号,1位
- cnt2, cnt1, cnt: 计数器,26位
- uu1, uu2: 流量传感器检测引脚的上升沿标志位,1位
- t_buf1, t_buf2: 时间缓存器,8位
- moshi: 调控模式,4位
- state: 红绿
原文地址: https://www.cveoy.top/t/topic/fqqG 著作权归作者所有。请勿转载和采集!