翻译The continuous increase in the demand for processing capability has led to the scaling in the MOS transistors dimensions enabling the raise in the number of devices per chip as well as the power con

对于处理能力需求的不断增加，已经导致了MOS晶体管尺寸的缩放，从而实现了每个芯片上设备数量的增加以及每个晶体管的功耗降低。然而，当设备尺寸被极度缩放时，电学特性会受到所谓的短通道效应(SCEs) [1]的影响，其中位于栅下方的部分耗尽电荷开始受源和漏耗尽区域的控制。因此，像绝缘体上硅(SOI) [2]和多栅极器件[3]这样的技术已经被开发出来，以最小化这些问题。