为下面代码逐句写注释详细标注每一个变量的名称module PipelineCPUclkstartresetoutTargetpc3MemWr2MemWroverflowrw2imm16resultinstructionbusAbusBrdrsrtALUout ABDataOutMemtoRegALUCtrloutALUoutALUSrcAALUSrcBjumpaddroutpc3pc1outDat

// 定义模块的输入和输出端口以及中间变量

module PipelineCPU( clk, // 时钟信号 start, // 开始信号 reset, // 复位信号 outTarget, // 输出目标地址 pc3, // 程序计数器寄存器的第三位 MemWr2, // 内存写使能信号2 MemWr, // 内存写使能信号 overflow, // 溢出标志位 rw2, // 寄存器写使能信号2 imm16, // 立即数 result, // 运算结果 instruction, // 指令 busA, // 数据总线A busB, // 数据总线B rd, // 目标寄存器编号 rs, // 源寄存器编号 rt, // 源寄存器编号 ALUout, // ALU的输出结果 A, // 数据总线A的值 B, // 数据总线B的值 DataOut, // 寄存器读取的值 MemtoReg, // 存储器写入寄存器的数据 ALUCtrl, // ALU控制信号 outALUout, // ALU的输出结果 ALUSrcA, // ALU的第一个操作数选择信号 ALUSrcB, // ALU的第二个操作数选择信号 jump, // 跳转信号 addr, // 地址 outpc3, // 程序计数器寄存器的第三位的值 pc1, // 程序计数器寄存器的第一位 outDataout, // 寄存器读取的值 outMemtoReg2, // 存储器写入寄存器的数据2 Branch2, // 分支信号2 zero, // 零标志位 PC // 程序计数器 );

// 声明输入和输出端口
input clk; // 时钟信号
input start; // 开始信号

output MemWr; // 内存写使能信号
output MemWr2; // 内存写使能信号2
output MemtoReg; // 存储器写入寄存器的数据
output imm16; // 立即数
output overflow; // 溢出标志位
output [4:0] rd; // 目标寄存器编号
output [4:0] rs; // 源寄存器编号
output [4:0] rt; // 源寄存器编号
output [4:0] rw2; // 寄存器写使能信号2
output [31:0] busA; // 数据总线A
output [31:0] busB; // 数据总线B
output [31:0] result; // 运算结果
output [31:0] instruction; // 指令
output [31:0] DataOut; // 寄存器读取的值

output [25:0] target; // 目标地址
output branch; // 分支信号
output RegDst; // 目标寄存器选择信号
output ALUSrc; // ALU的第二个操作数选择信号
output ALUSrc2; // ALU的第二个操作数选择信号2
output MemtoReg2; // 存储器写入寄存器的数据2
output RegWr; // 寄存器写使能信号
output MemWr; // 内存写使能信号
output ExtOP; // 符号扩展信号

output [2:0] ALUCtrl; // ALU控制信号
output [31:0] A; // 数据总线A的值
output [31:0] B; // 数据总线B的值
output [31:0] ALUout; // ALU的输出结果
output [31:0] addr; // 地址
output [31:0] outALUout; // ALU的输出结果
output [1:0] ALUSrcA; // ALU的第一个操作数选择信号
output [1:0] ALUSrcB; // ALU的第二个操作数选择信号
output jump; // 跳转信号
output [31:0] outTarget; // 输出目标地址
output [31:0] pc3; // 程序计数器寄存器的第三位的值
output reset; // 复位信号

input [31:0] outDataout; // 寄存器读取的值
input Branch2; // 分支信号2
input zero; // 零标志位
input [31:0] PC; // 程序计数器

// 声明中间变量
wire zero;
wire outZero;
wire overflow;
wire overflow2;
wire outOverflow;
wire jump2;
wire jump;
wire outjump;
wire reset;
wire [31:0] instruction;
wire outInstruction;
wire [31:0] pc1;
wire outPc1;
wire [5:0] op;
wire func;
wire outFunc;
wire [4:0] rd;
wire rs;
wire rt;
wire [4:0] rw;
wire outRs;
wire outRt;
wire outRd;
wire outRw;
wire [4:0] shamt;
wire [15:0] imm16;
wire outImm16;
wire [25:0] target;
wire outTarget;
wire branch;
wire RegDst;
wire ALUSrc;
wire ALUSrc2;
wire MemtoReg;
wire RegWr;
wire MemWr;
wire ExtOP;
wire outBranch;
wire outJump;
wire outRegDst;
wire outALUSrc;
wire outMemtoReg;
wire outRegWr;
wire outMemWr;
wire outExtOP;
wire MemWr2;
wire Branch2;
wire MemtoReg2;
wire RegWr2;
wire outMemtoReg2;
wire outRegWr2;
wire [2:0] ALUCtrl;
wire [31:0] busA;
wire [31:0] busB;
wire [31:0] busW;
wire [31:0] ALUout;
wire outALUout;
wire [31:0] ALUout2;
wire [31:0] addr;
wire outAddr;
wire [31:0] DataOut;
wire outDataout;
wire [31:0] result;
wire [31:0] A;
wire [31:0] B;
wire [31:0] PC;
wire [31:0] pc3;

// 实现模块的功能
// ...

endmodul