高速图像采集系统硬件结构详解

图3.1展示了高速图像采集系统的硬件结构[8][9]。该系统中，线阵相机通过Camera Link接口与数据采集板连接，使用Camera Link电缆进行传输。首先，Camera Link接收器DS90CR288A [10]将相机输出的5对LVDS信号转换为LVTTL信号。FPGA根据Camera Link接口协议接收28位数据信号，并将数据存入FIFO。为了实现图像数据的循环存储，采用了乒乓存储方式[11]，即当FIFO1写入一帧图像数据后，FPGA会产生中断标识flag1，并且DSP开始读取FIFO1中的数据，同时在写入FIFO1时读取FIFO2，在写入FIFO2时读取FIFO1，以此类推。这个切换操作由FIFO控制器完成。根据设计，由于数据先被写入再被DSP读取，所以不会丢失数据。DSP会读取FIFO中的24位数据，并将其存入内存以供后续复杂算法处理。整个设计以FPGA为核心，因为相机控制信号也是通过差分信号传输，所以使用DS90LV047[12]完成信号转换。相机与数据采集卡之间的通信则使用DS90LV019[13]芯片进行信号转换。