Verilog语句中怎么对 reg 60 count 90 赋值

可以使用如下方式对 reg [6:0] count [9:0] 赋值：

count[0] = 7'b0000001; count[1] = 7'b0000010; count[2] = 7'b0000100; ... count[9] = 7'b1000000;

其中，7'b 表示二进制数，后面跟着 7 位二进制数表示赋值的值。