使用74LS283构成4位二进制全加全减器。 具体要求： 1阐述设计思路； 2列出真值表； 3画出设计的逻辑图； 4试用Verilog或VHDL对所画电路进行仿真；

1. 设计思路： 使用74LS283作为4位二进制全加/全减器的基本构建块，其中每个74LS283可以实现两个二进制数的加法或减法。 将4个74LS283级联，实现4位数的加法或减法，其中最高位的进位或借位需要单独处理。

2. 真值表： 输入： A3 A2 A1 A0（加数/被减数） B3 B2 B1 B0（加数/减数） Cn（进位/借位）

输出： D3 D2 D1 D0（和/差） Cout（进位/借位）

加法： Cout D3 D2 D1 D0 0 A3+B3 A2+B2 A1+B1 A0+B0 1 A3+B3+1 A2+B2+1 A1+B1+1 A0+B0+1

减法： Cout D3 D2 D1 D0 0 A3-B3 A2-B2 A1-B1 A0-B0 1 A3-B3-1 A2-B2-1 A1-B1-1 A0-B0-1

3. 逻辑图： （见附件）

4. Verilog代码： （见附件）

5. VHDL代码： （见附件）