芯片选择XC7VX690T-2FFG1761I在vivado中使用PLL模块生成一个输入100MHz输出150MHz的时钟

步骤如下：

1. 打开vivado，创建一个新的工程。

2. 在工程中添加XC7VX690T-2FFG1761I芯片的约束文件。

3. 打开IP Catalog，找到Clocking Wizard模块。

4. 在Clocking Wizard模块中，设置输入时钟频率为100MHz，输出时钟频率为150MHz。

5. 在Output Clocks选项卡中，选择PLL输出时钟，然后单击Generate。

6. 生成完毕后，在Sources面板中会生成一个Clocking Wizard的IP核。

7. 将该IP核添加到设计中，并连接输入时钟和输出时钟。

8. 在综合后，生成比特流文件，下载到目标板上进行验证。