在SystemVerilog的功能覆盖率建模时coverpoint port iff !reset;收集覆盖率的条件是Areset为1Breset为0Cport0Dport=0

• 日期: 2028-02-14 04:12:38
• 标签: 社会

B.reset为0

原文地址: https://www.cveoy.top/t/topic/bkvV 著作权归作者所有。请勿转载和采集!

免费AI点我,无需注册和登录