用verlog写出开关控制led亮灭的程序

以下是一种用Verilog写开关控制LED亮灭的程序：

module switch_led(
    input switch,
    output reg led
);

always @(switch) begin
    if(switch) begin
        led <= 1;
    end else begin
        led <= 0;
    end
end

endmodule

在此程序中，我们定义了一个模块switch_led，该模块具有一个输入开关和一个输出LED。我们使用always块来定义一个组合逻辑，当开关为1时，LED被设置为1，否则LED被设置为0。注意，我们使用的是“<=”赋值运算符，这是因为我们正在使用一个寄存器来存储LED的状态，并且必须使用非阻塞赋值来更新寄存器。