设计要求：用Verilog语言设计一种基于FPGA的数字频率计。要求：1能测量矩形波的频率；2频率测量范围为：1Hz—20MHz；3LED显示测量值。4形成课程设计报告

设计思路： 数字频率计是一种常见的测量仪器，它可以测量一个信号的频率，并将测量结果以数字形式显示出来。在本设计中，我们需要设计一种基于FPGA的数字频率计，它能够测量矩形波的频率，在1Hz到20MHz的范围内进行测量，并将测量值显示在LED上。

为了实现这个功能，我们需要设计一个测量模块和一个显示模块。测量模块负责测量输入信号的频率，显示模块负责将测量结果以数字形式显示在LED上。

测量模块的实现思路如下： 首先，我们需要将输入信号通过一个计数器进行计数。计数器的计数值会随着输入信号的周期变化，因此我们可以通过计数器的计数值来推算出输入信号的周期和频率。具体来说，我们可以每隔一定的时间读取一次计数器的计数值，并计算出这段时间内输入信号的周期和频率。然后，我们可以将这些测量结果通过一个FIFO缓存起来，等待显示模块进行读取。

显示模块的实现思路如下： 我们可以通过一个状态机来控制LED的显示。状态机的状态包括：等待、读取、显示。在等待状态下，状态机等待测量模块将数据写入FIFO中。在读取状态下，状态机从FIFO中读取数据。在显示状态下，状态机将读取到的数据以数字形式显示在LED上，并等待一定的时间后返回等待状态。

综上所述，我们可以利用Verilog语言实现一个基于FPGA的数字频率计，它能够测量矩形波的频率，在1Hz到20MHz的范围内进行测量，并将测量值显示在LED上。

课程设计报告： 本设计是一种基于FPGA的数字频率计，它能够测量矩形波的频率，在1Hz到20MHz的范围内进行测量，并将测量值显示在LED上。本设计的实现思路包括测量模块和显示模块两个部分。测量模块负责测量输入信号的频率，显示模块负责将测量结果以数字形式显示在LED上。

在测量模块中，我们利用计数器来计数输入信号的周期，然后通过计数器的计数值来推算出输入信号的频率。我们还利用FIFO来缓存测量结果，以便显示模块进行读取。

在显示模块中，我们利用状态机来控制LED的显示。状态机的状态包括等待、读取、显示。在等待状态下，状态机等待测量模块将数据写入FIFO中。在读取状态下，状态机从FIFO中读取数据。在显示状态下，状态机将读取到的数据以数字形式显示在LED上，并等待一定的时间后返回等待状态。

本设计的Verilog代码如下