Embedded specialized hard cores refer to FPGA hard cores Hard Core that are relatively low-level embedded software cores equivalent to ASIC circuits In order to improve FPGA performance chip manufactu

嵌入式专用硬核是指FPGA硬核（Hard Core），它们是相对较低级别的嵌入式软件核心，相当于ASIC电路。为了提高FPGA性能，芯片制造商已将一些专用硬核集成到芯片中。例如，为了提高FPGA的乘法速度，主流FPGA都集成了专用乘法器；为了适应通信总线和接口标准，许多高端FPGA内部集成了Serializer/Deserializer（SERDES），可实现数十Gbps的传输速度。Xilinx的高端产品不仅集成了PowerPC系列CPU，还嵌入了DSP Core模块。其相应的系统级设计工具是EDK和Platform Studio，它提出了SoC（System on Chip）的概念。通过PowerPC、Miroblaze和Picoblaze等平台，可以开发标准的DSP处理器及其相关应用，实现SoC开发的目标。

软件核心、硬核心和固定核心的概念

IP（智能财产）核心是具有知识产权的集成电路核心的通用术语，它是一个具有特定功能的宏模块，经过反复验证，独立于半导体制造过程，可以移植到不同的半导体工艺中。在SOC阶段，IP核心设计已成为ASIC电路设计公司和FPGA提供商的重要任务，也是它们实力的体现。对于FPGA开发软件，它提供的IP核心越丰富，用户的设计越方便，市场份额就越高。目前，IP核心已成为系统设计的基本单位，并作为独立的设计结果进行交换、转移和销售。从IP核心交付的角度来看，它们通常分为三类：软件核心、硬核心和固定核心。从完成IP核心的成本来看，硬核心的成本最高；从灵活性来看，软件核心的可重复使用性最高。

软件核心 EDA设计领域中的软件核心是指综合之前的寄存器传输级别（RTL）模型；具体在FPGA设计中，它指电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软件核心只经过功能仿真，需要在使用前进行综合和布局。它的优点是灵活性高、可移植性强，允许用户自我配置；缺点是模块的可预测性相对较低，在后续设计中存在可能的错误，存在一定的设计风险。软件核心是最广泛使用的IP核心形式之一。

固定核心 EDA设计领域中的固定核心是指具有平面规划信息的网表；具体在FPGA设计中，它可以被视为带有布局规划的软件核心，通常以RTL代码和相应的特定工艺网表的混合形式提供。将RTL描述与特定标准单元库相结合进行综合优化设计，形成门级网表，可以通过布局和布线工具使用。与软件核心相比，固定核心的设计灵活性略有降低，但可靠性大大提高。目前，固定核心也是IP核心的主流形式之一。

硬核心 EDA设计领域中的硬核心是指经过验证的设计布局；具体在FPGA设计中，它指通过前端和后端验证的具有固定布局和工艺的设计，设计师不能对其进行修改。不能修改IP硬核心的原因有两个：首先，系统设计对每个模块的时序要求非常严格，现有的物理布局不能被破坏；其次，为了保护知识产权，设计师不被允许对其进行任何修改。IP硬核心的不可修改性使得它们的重用有些困难，因此它们只能用于某些特定的应用，其使用范围相对狭窄